半導体製造工程 半導体のイオン注入とは？原子を打ち込む理由と、アニールで傷を直す工程
半導体のイオン注入とは何か。ボロンや砒素などの原子を打ち込む理由、装置の仕組み、深さと量の決め方、結晶の傷、アニールで傷を直す工程までを、一次資料をもとに初心者向けに解説します。
Semicon Campus 編集部
半導体製造工程 
検査・計測・歩留まり 半導体の歩留まり改善とは？イールドラーニング・ポアソンモデル・欠陥密度D0の考え方
半導体の歩留まりとは何か。ライン歩留まりとダイ歩留まり、欠陥、チップの大きさとの関係、歩留まり学習、ツールモニタリングまで、歩留まりを上げる改善サイクルの全体像を、一次資料をもとに初心者向けに解説します。
検査・計測・歩留まり 半導体製造の根本原因解析（RCA）と8Dレポート・ロット絞り込み手法
半導体の不良の本当の原因はどう探すのか。不良のウェハが通った装置の共通点、装置の記録、ウェハの不良の分布から原因を絞り込む根本原因解析（RCA）を、特許や一次資料をもとに、初心者向けにやさしく解説します。
検査・計測・歩留まり 半導体のFDC（装置データ解析）とは？異常の兆しを見つける仕組み
半導体製造装置のセンサー記録から異常の兆しを見つけるFDC（故障検出と分類）を、指標・基準・警報、ゆっくりしたドリフトの事例とあわせて、初心者向けにやさしく解説します。
検査・計測・歩留まり 半導体工程の管理図（Xbar-R管理図・ウェスタンエレクトリックルール・3シグマ）の読み方
「いつも通りか」を数字で見張るSPC（統計的工程管理）と管理図の見方を、中心線・管理限界・3シグマ、異常のサイン、半導体の工程での使われ方とあわせて、初心者向けにやさしく解説します。
半導体製造工程 半導体リソグラフィの不良とは？ピント・露光量・現像後検査で見る原因
光で回路の形を写すリソグラフィで、ピント（フォーカス）と光の量（ドーズ）がずれると形がくずれる理由を、プロセスウィンドウ、現像後検査、オーバーレイとあわせて、初心者向けにやさしく解説します。
検査・計測・歩留まり 半導体の線幅（CD）ばらつき・LER/LWRの原因とCD制御
設計どおりに作ったのに線の太さがずれる理由を、線幅（CD）、エッチング、LER、CD-SEMの測定限界、設備保全・生産技術の視点からやさしく解説します。
検査・計測・歩留まり ウェハ面内膜厚均一性（WiWNU・WTWNU）が悪化する原因と装置保全
同じウェハでも場所で膜厚が異なる原因と確認方法を、CVD・PVD・ALD、膜厚マップ、計測誤差、設備保全・生産技術の視点から解説。
検査・計測・歩留まり 半導体のパーティクル不良とは？微小な粒子が不良を起こす理由と装置保全
目に見えない小さな粒子が、なぜ半導体を壊すのか？パーティクル不良と装置保全body{margin:0;font:16px/1.85 sans-serif;color:#202830}article{max-width:760px;margi...
検査・計測・歩留まり 不良は「どこ」に出た？ ウェハマップから原因の手掛かりを探す技術
この記事の結論：不良の「数」だけでは分からない異常も、「場所」と「分布」を残すことで調べる方向が見えてきます。ただし、分布は原因の証明ではありません。検査条件、装置・工程履歴、現物の観察を組み合わせて初めて原因を絞り込めます。例えば、1枚の...