Astera LabsがLeo新製品を発表、AIのメモリ拡張とDDR4再利用の狙い

何が発表された？新Leoはサンプル提供の段階

Astera Labsは2026年9月15日、メモリ制御半導体の「Leo X-Series」と「Leo 2 E-Series・P-Series」を発表しました。AIアクセラレーター向けのメモリ接続や、サーバーのメモリ容量拡張・共有を担う製品群です。同社によると、発表時点で大規模クラウド事業者であるハイパースケーラーにサンプルを提供しています。量産開始や広範な本番導入が発表されたわけではありません。発表資料

今回の注目点は、メモリを計算装置へつなぐ方法と、容量の配分方法を増やすことです。AI用の作業データを置く専用のメモリ階層を設けるほか、既存のDDR4メモリの再利用も支援します。公表された構成からは、手元にあるメモリ容量をより有効に使うための取り組みと読めます。ただし、これだけでDRAMの供給不足が解消すると判断することはできません。製品説明

AIはなぜメモリへの通り道を必要とするのか

背景にあるのが、AI推論で使う「KVキャッシュ」です。これは、文章を処理する途中で計算した情報を保存し、後の処理で再利用する仕組みです。初心者向けには、続きを考えるたびに最初から計算し直さずに済むよう、途中の計算メモを残すものと捉えられます。長い文脈や複数の同時セッションを扱うと、そのメモを置く容量と、必要な情報を取り出す経路が重要になります。同社の技術解説

Astera Labsは、GPUからCPU側のDRAMへKVキャッシュを退避する構成では、ほかのCPU処理とデータの通り道を取り合う場合があると説明しています。ここでいう「帯域」は、一定時間に運べるデータ量です。保存場所を増やせても、そこへ向かう通路が混雑すれば、必要な情報を十分な速さで運べません。容量と帯域を分けて考えることが、このニュースを理解する鍵です。同社の技術解説

Leo X-Seriesは、同社のScorpioスイッチと組み合わせ、PCIeなどの接続を通じてKVキャッシュ用の専用メモリ階層を構成する製品です。CPU側メモリへの集中を緩和する狙いがあります。ただし、これは同社が説明する設計上の利点であり、あらゆるAI処理で同じ効果が出ることを示す独立した検証ではありません。製品説明、構成の解説

X・E・Pの違いと、CXLの役割

新Leoは、全製品が同じ接続方式や用途を持つわけではありません。X-Seriesがアクセラレーター側のメモリ接続を担う一方、Leo 2のE-SeriesとP-Seriesは、CXL 3.2を利用した拡張や配分を担います。公表仕様を整理すると、次のように分かれます。製品仕様

「CXL」は、プロセッサーとメモリなどを結び、接続先をメモリとして利用できる仕組みやデータの整合性を備えた規格です。「プーリング」は、メモリ容量をまとめて管理し、必要なホストへ配分する考え方です。個々のサーバーに容量を追加する拡張と、複数のホスト間で容量を配分・共有する機能は、区別して読む必要があります。規格団体の説明、製品説明

CXL 3.2自体は今回登場した新規格ではなく、CXL Consortiumが2024年12月3日に公開したものです。この版では、メモリ領域のアクセス頻度を調べる監視や、修復、管理、セキュリティなどが強化されました。容量を接続するだけでなく、使われ方や状態を把握しながら運用するための規格整備が進んできた経緯があります。なお、規格で定義された機能と個別製品の実装は同一ではありません。CXL 3.2公開資料

DDR4再利用は、古いメモリをどう生かすのか

同社はLeo 2 E・P-Seriesについて、DDR4またはDDR5向けのメモリコントローラーを4つ備え、前世代比で容量と帯域が2倍になると説明しています。これは同社が示す製品上の比較で、AIアプリケーション全体の処理速度が2倍になるという意味ではありません。製品説明

DDR4再利用では、既存のDIMM、つまりメモリチップを載せたモジュールを新たな接続構成で活用します。同社は、メモリ検査、健全性管理、自動修復などの機能で再利用を支援するとしています。DDR4がDDR5に変わるわけではなく、再利用できる状態かを確かめることが前提です。再利用に関する説明

この仕組みは既存資産を活用する選択肢になりますが、どのDIMMでも使えるとは読み取れません。対応するモジュールの条件、残存寿命、実際の運用費や消費電力は個別に確認すべき点です。公表された再利用支援機能だけを根拠に、一定の費用削減率を見込むことはできません。公表された機能の範囲

性能値の読み方と、次に確認したいこと

Astera Labsは、TTFTを最大62％短縮し、TPSを最大22％向上させたと公表しています。TTFTは最初のトークンが出るまでの時間で、回答が出始めるまでの待ち時間の指標です。TPSは1秒当たりに生成するトークン数で、文章を生成する速さの指標です。待ち始めの短さと、その後の生成速度は別の尺度です。性能値と試験脚注

これらはAstera Labsの社内試験の結果です。脚注には、Intel GNRサーバー、DDR5の8チャネル構成、Gen 5 AIアクセラレーター、Qwen2.5-32Bを使ったと記載されています。特定条件での最大値であり、独立機関による実証や、購入後の性能保証として扱うことはできません。使用する構成や負荷が異なる場合の効果は、別途確かめる必要があります。IR版の試験条件

今後の焦点は、サンプル提供から製品別の量産・本番導入へ進む時期、価格、具体的な採用先です。発表資料では、これらを判断する十分な情報は示されていません。技術面では、実際の負荷に近い条件での独立した性能測定と、再利用DDR4の適合条件が重要になります。今回の発表は、AI時代のメモリ問題に対し、保存容量と接続・配分の両方から対応しようとする動きとして見ることができます。発表時点の供給状況、製品説明

出典

• Astera Labs：Leo新製品群の発表（2026年9月15日）
• Astera Labs：Leo Smart Memory Controllers製品説明
• Astera Labs：Leo X-SeriesとKVキャッシュ退避の技術解説
• CXL Consortium：CXL 3.2公開資料（2024年12月3日）
• Astera Labs IR：同一発表のIR版・性能試験脚注