STATS ChipPACとA*STAR、CPO先端実装を量産技術へ

2026年9月25日、半導体後工程を担うSTATS ChipPACは、シンガポールの研究機関A*STAR Institute of Microelectronics（A*STAR IME）と、AI・高性能コンピューティング向けのCo-Packaged Optics（CPO）先端パッケージング技術について、ライセンス契約を結んだと発表しました。発表は同日に開催されたA*STARの「Innovate Together 2026」で紹介されました。今回のニュースは、CPOそのものが新発明されたという話ではありません。研究機関が開発してきた電子・光技術を、OSATと呼ばれる半導体の組立・テスト企業の製造能力につなぎ、量産に近づける協業です。ただし、発表時点で量産が始まったことを示すものではありません。STATS ChipPAC公式発表、A*STAR公式イベント情報

何が発表されたのか

STATS ChipPACの発表によると、同社はA*STAR IMEのCPO向け先端パッケージングソリューションをライセンスし、自社の先端パッケージングおよび高量産製造の専門性と組み合わせます。狙いは、研究開発段階の技術を製造しやすい形へ移し、高量産への移行を加速することです。対象市場として、AI、高性能コンピューティング、データセンター、エッジAIが挙げられています。

ここで日付を整理しましょう。9月25日は協業が紹介されたイベントの開催日であると同時に、STATS ChipPACが公式発表を掲載した日です。イベントで紹介されたことと、契約の詳細や製品の完成度が別の事実である点には注意が必要です。発表で確認できるのは、契約と量産化を目指す計画であり、顧客向け製品の量産開始や採用実績ではありません。契約と協業目的の説明

CPOと先端パッケージングをやさしく理解する

CPO（Co-Packaged Optics）とは、光通信の機能を、スイッチASICやAIアクセラレーターなどの電気チップの近く、または同じパッケージ基盤に配置する考え方です。従来は、電気チップと光トランシーバーを別の部品として基板上に置く構成が一般的でした。チップ間のデータ量が増えると、長い電気配線を高速で動かすために信号損失や電力消費が大きくなります。光を使う部分をチップの近くに置けば、こうした配線上の制約を緩和できる可能性があります。

ただし、CPOは光部品を単に隣へ置けば完成する技術ではありません。電気信号を扱う電子IC、光信号を扱うフォトニックIC、レーザー、光ファイバー、電源、冷却機構を、狭い空間で正確に接続しなければなりません。光の位置合わせがずれると通信性能に影響し、熱膨張や製造ばらつきも信頼性の課題になります。

シリコンフォトニクスは、シリコン系の光導波路や変調器、光検出器などを使って、電気信号と光信号を変換・伝送する技術です。電子回路に使われてきたシリコン製造基盤との親和性を活用できる一方、光源や光ファイバーとの接続、電気回路との混載には高度な実装が必要です。A*STAR IMEは、こうした電子・フォトニック異種集積のための技術として、TSV、インターポーザー、Fan-Outウェハーレベルパッケージ、3D積層、チップ・ツー・ウェハー接合などを説明しています。A*STAR IMEの技術説明

用語をもう少し具体的に

• TSV：シリコンを垂直方向に貫通する電気接続です。チップを上下に積んだとき、層を短い経路でつなげます。
• インターポーザー：複数のチップを載せ、チップ同士を細かな配線で接続する中間基板です。電気ICとフォトニックICを近接配置する土台になります。
• OSAT：半導体メーカーから依頼を受け、チップの組立、パッケージング、テストを行う企業です。研究試作を安定した大量生産へ移す際に重要な役割を担います。

なぜAI時代に重要なのか

AIサーバーでは、アクセラレーターやスイッチ、メモリー、サーバー間で大量のデータを移動させます。計算能力だけを高めても、データを運ぶ通信部分が追いつかなければシステム全体の性能を引き出せません。特にデータセンターでは、帯域を高めながら消費電力、発熱、配線密度を抑えることが重要です。

A*STAR IMEは、ハイパースケールデータセンターのラックやサーバー層に光インターコネクトを導入するには、フォトニックICと電子ICを接続・配線する異種集積パッケージが必要だと説明しています。CPOはこの課題に対する有力な方向性の一つですが、今回の発表から、特定製品の帯域幅が何倍になった、消費電力が何％減った、といった実測値を読み取ることはできません。光インターコネクトと異種集積の背景

シンガポールでは、政府がNational Semiconductor Translation and Innovation Centre（NSTIC）を、シリコンフォトニクスの研究、試作、小規模製造に利用できる基盤として説明しています。先端パッケージングを含む研究開発をスケールさせ、事業化につなげる政策的な環境が整備されつつあります。今回の協業は、この研究成果と製造現場を接続する動きとして見ることができます。ただし、政策との整合性は、契約の商業的成功や量産を保証するものではありません。シンガポール貿易産業省の説明

量産化に向けた限界と、これからの確認点

半導体の量産では、研究室で動く試作品を作ることと、長期間安定して大量に製造することの間に大きな隔たりがあります。CPOでは、光と電気の位置合わせ、接合強度、熱管理、組立時間、テスト方法、製造ばらつき、修理や交換のしやすさなどを同時に管理する必要があります。高性能でも、歩留まりが低かったり、組立コストが高かったりすれば、データセンターに広く導入するのは難しくなります。

今回公表された資料では、契約金額や期間、対象となる特許・工程、製造拠点、具体的な製品仕様、顧客名、量産開始時期、歩留まり、信頼性試験の結果は確認できません。また、A*STAR IMEの技術ページにある低消費電力や高性能という目標は、技術プラットフォームの説明であり、今回のSTATS ChipPAC製品で実現済みの性能を意味しません。

今後は、次の情報が発表されるかが重要です。

1. 試作ラインや量産ラインで実際に製造を始めた時期
2. 対応するフォトニックIC、電気IC、レーザー、光ファイバーの構成
3. 帯域幅、消費電力、熱特性、歩留まり、信頼性の測定結果
4. データセンター企業や半導体メーカーによる顧客採用と量産出荷
5. 従来型の光トランシーバーと比べたコスト、保守性、交換方法

結論として、今回のニュースはCPOの商用量産が完了したという発表ではなく、A*STAR IMEの研究成果をSTATS ChipPACの製造能力へ移すための、契約を伴う具体的な一歩です。AI向けデータセンターの通信需要が増えるなか、CPOの成否は光デバイスの性能だけでなく、先端パッケージングを安定して大量に作れるかどうかで決まります。今後は「量産を目指す」という企業発表から、実際のライン、歩留まり、顧客採用へ進んだかを確認する必要があります。

参考にした情報

• STATS ChipPAC公式発表：A*STAR IMEとのCPO先端パッケージング協業
• A*STAR Institute of Microelectronics：System in Package — Electronic-Photonic Heterogeneous Integration
• A*STAR：Innovate Together 2026
• シンガポール貿易産業省：半導体研究・試作・事業化基盤に関する説明