半導体の銅配線とは？ダマシン法で「溝を掘って埋める」理由

配線は、チップの中の「電気の通り道」

半導体のチップの中では、トランジスタ同士が、細い金属の線でつながっています。この線が「配線」です。配線は、一層ではなく、何層にも重ねて作られます。下の層から順に、M1、M2と呼ばれます。IBMの技術者らが2009年に発表した論文では、銅の配線は、アルミより抵抗が低く、信頼性も高いため、広く使われるようになったと述べられています。いま、配線の主役は、アルミから銅に変わっています。最初は、高性能なロジック回路だけで使われていましたが、いまでは、メモリ（DRAM）や高周波の回路、イメージセンサーなど、幅広い半導体で使われています。

銅は、削って形にしにくい

アルミの配線は、まず全面に金属の膜を作り、マスクで守った部分だけを残して、いらない部分を削り落として作ります。アイオワ州立大学の講義資料でも、アルミはこの方法でパターンが作られると説明されています。

ところが、銅では、この方法が使えません。IBMの論文では、銅の塩化物やフッ化物が気体になりにくく、削るための反応性イオンエッチングでは、うまく加工できないと述べられています。削るときに銅が反応しても、気体にならず、ウェハから出ていかないのです。銅は、削るのに向いていない金属だと言えます。講義資料でも、銅が、まわりの材料の中に広がっていく性質も持っていると指摘されています。そのため、銅の周りには、広がりを防ぐ壁も必要になります。

発想を逆にした「ダマシン法」

そこで使われるのが、ダマシン法です。流れは、次のとおりです。

1. 絶縁膜に、先に配線の形の溝を掘る。
2. 溝の中に、バリアと呼ぶ薄い金属の膜を張る。
3. 銅のもとになる薄い膜（シード層）を作り、電気めっきで溝を銅で埋める。
4. あふれた銅を、CMPで磨いて取る。

バリアを張るのは、銅の原子が、まわりの絶縁膜に入りこむのを防ぐためです。IBMの論文では、このバリアに、タンタル系の金属（TaN／Ta）が使われています。バリアと銅のシード層は、スパッタと呼ばれる方法で、薄く付けられます。EE Times Japanの解説では、銅は、スパッタリングやCVDでも、高い品質の膜を実用的な厚さに作るのが難しかった、と述べられています。そのため、溝に電解めっきで銅を埋め込む方法が使われています。ダマシン法では、マスクの隙間の幅が、そのまま配線の幅になります。先に溝を作って、あとから埋める。これが、削れない銅を配線にする、基本の発想です。

CMPで、余分な銅を磨いて取る

電気めっきで埋めると、溝からあふれた銅が、ウェハの表面全体に残ります。これを取りのぞくのが、CMP（化学機械研磨）です。講義資料によると、研磨パッドとウェハを回転させ、砥粒と薬品の働きで、表面を薄くして平らにします。深さと平らさが、とても大切です。磨いて形を整えるため、IBMの論文では、銅の配線では、パターンの密度に、より多くの制約があると述べられています。磨き終わると、溝の中の銅だけが残り、配線ができあがります。EE Times Japanの解説によると、CMPは1990年代前半に実用化が始まり、それまで主流だったエッチバックより、はるかに高い平らさを実現しました。

デュアルダマシン：溝と穴を、いっぺんに

配線の層と層をつなぐ「穴（ビア）」も、銅で埋める必要があります。溝と穴を別々に埋める方法もありますが、両方を掘ってから、一度に銅を埋める方法が「デュアルダマシン」です。IBMの論文でも、銅の配線は、このデュアルダマシンで作られると述べられています。その手順は、先に穴を開け、次に溝を作り、そのあとバリアとシード層、めっき、CMPの順です。講義資料によると、どちらの方法でも、できあがる構造は同じです。

ふたをして、層の数だけ繰り返す

銅は、酸化しやすい金属です。IBMの論文によると、磨いたあとに、SiCNという保護の膜でふたをして、銅を酸化から守ります。この一連の工程は、配線の層ごとに、繰り返されます。最後の層ができたあとは、厚い保護の絶縁膜をつけ、外部とつなぐ端子（ボンドパッド）への穴を開けます。また、銅は磨いて形を作るため、チップの中の線の密度に差が出ないよう、ダミーの金属パターンを入れる必要があります。さらに、このふたの膜は、まわりの絶縁膜より誘電率が高いため、全体の誘電率は、おおむね10％高くなると、論文では述べられています。

銅の強みと、細くなったときの弱点

銅の強みは、電気を通しやすいことだけではありません。電流が流れると、金属の原子が少しずつ動いて、線が切れることがあります。この現象を、エレクトロマイグレーションといいます。IBMの論文では、銅の寿命が、アルミの100倍以上だと報告されています。さらに、線が短ければ、原子が動く向きと逆向きの力がはたらいて、線が切れにくいことも説明されています。

一方、弱点もあります。配線が細くなると、銅でも、抵抗が上がります。論文では、その理由として、表面での散乱、結晶の粒の境目での散乱、そして、バリアの膜が占める割合の増加が挙げられています。配線が細いほど、バリアの割合が増え、抵抗が上がります。

製造の全体像は、半導体の製造工程の全体像で紹介しています。なお、設備の調整や復旧は、所属する工場やメーカーの正式な手順と、権限のある人の判断のもとで行います。この記事は、考え方の紹介で、設備の操作を指示するものではありません。

ことばのおさらい

• 配線：トランジスタ同士をつなぐ、チップの中の金属の線です。
• ダマシン法：先に溝を掘り、銅を埋めて、余分を磨いて取る方法です。
• バリア：銅の原子が絶縁膜に入るのを防ぐ、薄い金属の膜です。
• CMP：薬品と研磨で、表面を平らにする工程です。
• デュアルダマシン：溝と穴を、一度に埋める方法です。
• エレクトロマイグレーション：電流で金属の原子が動き、線が切れる現象です。

よくある誤解

Q. 銅は、削れないから使えないのですか？

いいえ。削る代わりに、先に溝を掘って埋めるダマシン法で、配線にしています。

Q. 銅の配線は、細くしても、抵抗は変わりませんか？

変わります。配線が細くなると、銅でも、抵抗が上がります。

Q. バリアは、なぜ必要ですか？

銅の原子が、まわりの絶縁膜へ入りこむのを防ぐためです。バリアがないと、銅が広がってしまいます。

Q. CMPは、ただ削るだけの工程ですか？

いいえ。砥粒による研磨と、薬品の働きを、組み合わせます。パッドとウェハを回転させて、表面を平らに整えます。

まとめ

low-k絶縁膜の仕組みを確認したい方へ：半導体のlow-k絶縁膜とは？配線のあいだをスカスカにする理由

参考にした公式情報

• Jeff Gambino ほか「Copper Interconnect Technology for the 32 nm Node and Beyond」（IBM、IEEE CICC 2009）
• アイオワ州立大学 EE 330 Lecture 11「Copper Interconnects」（講義資料）
• EE Times Japan 福田昭「銅配線の微細化限界を左右するダマシン技術」