Astera LabsがPCIe 7対応Aries 7を発表、銅線と光でAI接続を支える

Astera Labsが発表したPCIe 7対応Aries 7を初心者向けに解説。銅線と光の違い、リタイマーやPAM4の役割、サンプル計画と今後の注目点を整理します。

このページの案内

Astera Labsは2026年10月8日、PCIe 7向けの信号調整製品群「Aries 7」を発表しました。リタイマー、リドライバー、ケーブルモジュール、光ドライバー、光トランスインピーダンス・アンプ（TIA）をそろえ、銅線と光インターコネクトの両方をチップ間、ボックス間、ラック間の接続に使えるようにする構想です。AIデータセンターでは、GPUやAIアクセラレーター、CPU、メモリー、ネットワーク機器を高速につなぐことが重要になっており、今回の発表はその接続部分を支える製品展開として注目されます。Astera Labsの発表

何が発表されたのか
PCIe 7はなぜ必要なのか
知っておきたい技術用語
AIデータセンターにとっての意味
現時点の限界と今後の注目点
参考資料
次に読む

何が発表されたのか

Aries 7は、PCIe 7信号を扱う複数の部品を一つの製品ファミリーとして提供するものです。短い距離や高密度の接続では銅線を使い、より長い距離では光接続を選ぶという設計を想定しています。Astera Labsは、光接続について50メートルを超える距離に対応できると説明していますが、これは同社の製品設計上の主張であり、独立試験による実証結果として確認されたものではありません。光ドライバー製品ページ

同社は、選定されたハイパースケール企業、OEM、NPO顧客向けに、2026年第4四半期からサンプル出荷を始める予定だとしています。ここでいうサンプルは評価用の試作品・先行製品を指し、量産出荷、広範な顧客採用、システム認定が完了したという意味ではありません。一般提供の時期も、顧客側のプラットフォーム認定に左右されます。発表資料のサンプル計画

PCIe 7はなぜ必要なのか

PCIeは、CPUとSSD、GPU、AIアクセラレーター、NICなどを接続する標準規格です。PCI-SIGのFAQによると、PCIe 7.0は1レーン当たり128.0 GT/sのraw bit rateを採用し、x16構成では最大512.0 GB/sの双方向帯域を掲げています。PCIe 6.0の64.0 GT/sから速度を倍増させる一方、規格上は後方互換性も維持します。PCIe 7.0仕様は2025年6月11日、Revision 7.1は2026年9月17日にPCI-SIGの仕様一覧へ掲載されています。PCI-SIGのFAQ PCI-SIGの仕様一覧

速度を上げると、電気信号はケーブルや基板を通る間に弱くなり、波形が乱れやすくなります。Astera Labsの技術解説では、PCIe 7はPAM4を維持しながらナイキスト周波数を32GHzへ高め、チャネル損失予算をPCIe 6の32dBから36dBへ増やすと説明されています。これは高速化にともなって、信号を正しく届けるための回路設計がいっそう難しくなることを示します。Astera Labsの技術解説

知っておきたい技術用語

PAM4

PAM4は、信号の電圧を4段階で表す方式です。1回のシンボルで2ビット分の情報を扱えるため、高いデータレートを実現しやすくなります。その一方で、電圧の間隔が狭くなり、ノイズや波形の乱れによる誤判定の影響を受けやすいという課題があります。PCIe 7では、この高速な信号を基板やケーブルの先まで保つため、送受信回路や信号調整部品の重要性が高まります。PCI-SIGの技術FAQ

リタイマーとリドライバー

リタイマーは、受け取ったデータをいったん再同期して、タイミングを整えた信号として送り直す部品です。長い経路や損失の大きい経路で、リンクを安定させる役割を担います。リドライバーは、主にイコライゼーションなどによって信号の減衰や波形の乱れを補償する部品です。両者は同じ「信号を強くする」部品に見えますが、処理の仕組みや遅延、対応できる経路条件が異なります。Aries 7では、これらに加えて光ドライバーとTIAも同じ製品群で扱います。Aries 7の製品構成

光ドライバーとTIA

光ドライバーは、電気信号を光信号へ変換する側の回路です。反対にTIAは、光ファイバーから受け取った微弱な光信号を電気信号へ戻す受信側の回路です。光は長距離接続に向く一方、光エンジンや変換回路が必要になります。Aries 7は、LPOやNPOと呼ばれる光接続構成にも対応する設計を掲げ、銅線だけでは厳しくなるラック間接続の選択肢を広げようとしています。Aries光ドライバー

AIデータセンターにとっての意味

AIクラスタでは、計算チップ同士が大量のデータを交換します。チップを高速化しても、チップ間やラック間の接続が遅ければ、計算資源が待たされる時間が増えます。PCIe 7の帯域向上は、アクセラレーター、ストレージ、ネットワーク機器などをより速く接続するための基盤になります。

Aries 7の特徴は、短距離の銅線と長距離の光を別々の製品ではなく、一つのファミリーとして選びやすくする点です。またAstera Labsは、COSMOSソフトウェアによってリンクの監視、診断、動的チューニングを統合すると説明しています。設計者にとっては、接続距離やラック構成に応じて部品を選び、運用中の状態も確認するという設計の幅が広がる可能性があります。ただし、実際の帯域、遅延、消費電力、AIアクセラレーターの利用率がどれだけ改善するかは、顧客システムの構成と認定結果を見なければ判断できません。Astera Labsの製品統合説明

現時点の限界と今後の注目点

今回確認できるのは、2026年10月8日の製品発表、PCIe 7系の公開仕様を前提にした技術的位置付け、そして2026年第4四半期からのサンプル計画です。発表時点で、Aries 7が量産出荷されたこと、広範な顧客認定を終えたこと、PCIe 7の独立コンプライアンス試験に合格したことまでは確認できません。「業界初」「最も包括的」といった表現も、Astera Labs自身の位置付けです。公式発表

選定顧客へのサンプル出荷が実際に始まるか
PCIe 7対応プラットフォームで相互接続性と安定性が確認されるか
50メートル超の光接続について、測定条件を含む具体的なデータが示されるか
銅線と光を使い分けた場合の消費電力、遅延、コストが明らかになるか
PCI-SIG Revision 7.1を含む公開仕様との互換性や認証状況が進展するか

PCIe 7は規格の速度だけでなく、その信号を実際の基板、ケーブル、ラック間リンクで安定して運ぶ技術が問われる世代です。Aries 7は、その課題に対して銅線と光の両方を用意する製品戦略を示しました。今後は、発表された計画がサンプル、顧客認定、量産へ進むかを、独立した測定結果とともに確認することが重要です。