トランジスタに電気を送るとき、配線から最初に入る場所が、ソース・ドレインとの「接点」です。ところが今は、この接点で受ける抵抗が、トランジスタの性能のじゃまになっています。接点はとても小さいのに、どうやって、抵抗を減らすのでしょうか。
答えの鍵は、「シリサイド」という、数ナノメートルの薄い層です。この記事では、なぜ接点の抵抗が問題になるのか、シリサイドが何をするのか、そしてGAAでは、接点をどう工夫するのかを、半導体の仕事を目指す方に向けて、順に説明します。
この記事の全体像(予備知識ゼロでも大丈夫)
チップの中では、トランジスタと配線のつなぎ目(接点)が、とても小さくなっています。接点が小さいほど電気が通りにくくなり、これが性能のじゃまになります。
そこで、接点の表面に金属をつけて熱を加え、シリコンと反応させて、電気を通しやすい薄い層(シリサイド)を作ります。GAAでは、さらに接点でソース・ドレインを包んで、接する長さを増やす工夫も考えられています。

- 4つの動作で全体をつかむ
- 専門用語なしの説明
- 写真風の画像はAI生成
この記事は、これまでの記事の続きです。前の記事では、板の両端に、ソース・ドレインの結晶を育てました。ここでは、そのソース・ドレインに、配線をつなぐ「最初の接点」を扱います。出典は、記事の最後にまとめています。
この記事でわかること
- この記事の目的:接点の抵抗を下げる方法(シリサイドと、包む接点)を、つかむこと
- 前半:なぜ接点の抵抗が問題なのか、シリサイドが何をするのか
- 後半:GAAで、いちばん下の板の抵抗が大きくなる理由と、現場の工夫

- 配線とソース・ドレインのあいだ
- 金属と半導体が出会う場所
- ここの抵抗を下げたい
博士、配線とつながる最初の接点は、なぜ抵抗が問題になるんですか?
接点はとても小さく、面積が小さいほど、抵抗が大きくなるからじゃ。
それを下げるには、どうするんですか?
金属を反応させて、シリサイドという薄い層を作るんじゃよ。順に見ていこう。
まず基本:電気が、トランジスタに届くまで
チップの中には、トランジスタが何十億個も並んでいて、それぞれに、配線から電気が送られます。1つのトランジスタの中で、電気は、次の順に流れます。
- 配線(金属)から入る
- 接点(コンタクト)を通る
- ソースに入る
- 板(チャネル)を通る(ここで、流れる量が調整されます)
- ドレインに出る
- 接点を通って、配線へ出る
このうち、2回通る「接点」が、この記事の主役です。接点は、金属の配線と、半導体のソース・ドレインが、はじめて出会う場所です。
次に、「抵抗」です。抵抗とは、電気の流れにくさのことです。抵抗が大きいところを電気が通ると、そこで電圧(電気を押し出す力)が下がり、熱も出ます。電圧の下がり幅は、電流に抵抗をかけた値(電圧降下=電流×抵抗)になります。そのため、途中に抵抗の大きい場所があると、トランジスタに届く電圧が下がり、本来の速さが出せなくなります。
そして、「金属」と「半導体」は、電気の通し方が違う材料です。金属は、電気をよく通します。半導体は、条件によって、通したり通さなかったりを調整できる材料です。この2つが接するところでは、電気が、通りにくくなりやすいことが知られています。この記事では、その通りにくさを、どう減らすのかを見ていきます。
なぜ今、接点の抵抗が問題なのか
トランジスタを流れる電気は、まず配線から、接点を通って、ソース・ドレインに入り、板(チャネル)を通ります。接点は、金属の配線と、半導体のソース・ドレインが、はじめて出会う場所です。
半導体の研究機関であるimecは、ソース・ドレインの接触抵抗が、14ナノメートル世代以降、「支配的な寄生抵抗」になったと説明しています。寄生抵抗とは、トランジスタが本来ほしい働きとは別に、余計についてしまう抵抗のことです。トランジスタをいくら速くしても、入り口の接点で電気が通りにくければ、せっかくの性能を、生かしきれません。
いまは、接点の抵抗を下げることが、トランジスタの性能を引き出す、大きな課題の1つです。
確認クイズ:接点とは、どこのことですか?
答え:金属の配線と、半導体のソース・ドレインが、はじめて出会う場所です。
数字で考えてみよう:面積が小さいと、抵抗はどうなる?
接触抵抗は、接する面積に反比例します。つまり、面積が半分になれば、抵抗は2倍になります。トランジスタが小さくなるほど、接点の面積も小さくなるので、抵抗が大きくなりやすい、ということです。
実際に計算してみましょう。接触抵抗率(単位面積あたりの、抵抗の大きさ)が、将来の目標とされる 2×10⁻⁹ Ω·cm² だとします。接点が、10ナノメートル角(面積は 1×10⁻¹² cm²)なら、抵抗は、2×10⁻⁹ ÷ 1×10⁻¹² = 約2,000 Ω、つまり約2 kΩです。これは、簡単な計算で、製品の値ではありません。それでも、小さな接点では、これほど大きな抵抗になりうることがわかります。
確認クイズ:接点の面積が半分になると、抵抗はどうなりますか?
答え:およそ2倍になります(面積に反比例するため)。
解決策の1つ目:金属を反応させて、シリサイドを作る
そこで使われるのが、シリサイドです。作り方は、次のとおりです。まず、ソース・ドレインの表面に、チタンなどの金属の薄い膜をつけます。次に、熱を加えます。すると、金属と、ソース・ドレインのシリコンが反応して、「シリサイド」という化合物ができます。特許の例では、その厚さは、1〜5ナノメートルほどです。

- 金属の膜をつける
- 熱を加えて反応させる
- 数nmのシリサイドができる
ウェハの表面に、金属などの薄い膜をつけて、熱で反応させる。こうした工程は、半導体の製造の中で、広く使われています。

- ウェハの表面に薄い膜
- 熱で反応させる
- 製造で広く使われる工程
確認クイズ:シリサイドは、どうやって作りますか?
答え:ソース・ドレインの表面に、チタンなどの金属の膜をつけ、熱で反応させて作ります。
シリサイドは、なぜ抵抗を下げるのか
特許の説明によると、シリサイドは、シート抵抗(薄い膜の電気の通しにくさ)が低く、ソース・ドレインの接点に向いた材料です。つまり、電気を通しやすい層を、金属と半導体のあいだに入れることになります。
さらに、ソース・ドレインにあらかじめ入れてあった不純物(ドーパント)が、シリサイドとシリコンの境目に集まることで、接触抵抗が下がる、と説明されています。imecは、接触抵抗率が上がる理由を、金属と半導体の「エネルギーバンドが、つながっていないため」と述べています。このため、境目の状態を整えることが、抵抗を下げるカギになります。
要するに、シリサイドは、金属と半導体のあいだに入って、電気の通り道をなめらかにする、橋渡しの層です。
確認クイズ:シリサイドは、どんな性質の層ですか?
答え:シート抵抗が低く、電気を通しやすい層です。
材料の選び方:ニッケルからチタンへ
これまでの接点には、ニッケルのシリサイドが、よく使われてきました。しかし、imecによると、ニッケルは、シリコンやシリコンゲルマニウムの中で、速く拡散してしまうため、先端のトランジスタでは、使いにくくなっています。そこで、チタン系のシリサイドが、候補になっています。
半導体の側では、nチャネルには、不純物を多く入れたシリコン(n+)、pチャネルには、同じく不純物を多く入れたシリコンゲルマニウム(p+)が組み合わされます。チタン系の接点を、ALDという、薄い膜を原子の層ごとにつける方法で作り、接触抵抗率 2×10⁻⁹ Ω·cm² を達成した、という報告もあります。
確認クイズ:ニッケルのシリサイドが、先端で使いにくくなった理由は?
答え:ニッケルが、シリコンの中で速く拡散してしまうためです。
GAAならではの難題:いちばん下の板
ところが、GAAのナノシートでは、新しい問題が出てきます。板が何枚も積み重なっているため、いちばん下の板の電気は、ソース・ドレインの結晶を、全部通り抜けないと、上の接点に届きません。このため、いちばん下の板は、アクセス抵抗(接点までの道のりの抵抗)が、高くなります。
上の接点だけでは、下の板の電気が、遠回りになってしまうのです。

- 板が何枚も積み重なる
- いちばん下の板は
- 電気の道のりが長い
確認クイズ:積み重なった板で、アクセス抵抗が高くなるのは、どの板ですか?
答え:いちばん下の板です。ソース・ドレインの結晶を、全部通り抜ける必要があるためです。
工夫:ソース・ドレインを、まわりから包む
特許では、ソース・ドレインの、上だけでなく、まわり全体を包む接点が、提案されています。この「包む接点」にすると、シリサイドが接する長さが、増えます。接する長さが増えれば、接触抵抗も、下げられます。下の板の電気も、近くの面から、出入りできるようになります。
「包む接点」の作り方の例は、次のとおりです。まず、ソース・ドレインの下に、あらかじめゲルマニウムの層を作っておきます。次に、接点を作る溝をほり、そのゲルマニウムの層を、薬液で取り除きます。すると、ソース・ドレインが、宙に浮いた状態になります。そこに、全面から、金属の膜をつけ、熱でシリサイドにします。最後に、反応しなかった金属を取り除き、バリアの膜(窒化チタン)と、接点の金属(タングステン、コバルト、ルテニウムなど)を埋めます。

- 上だけの接点より
- まわりを包むと
- 接する長さが増える
この例では、ドープしたチタンの膜は、3〜8ナノメートル(30〜80Å)、窒化チタンのバリアは、1〜4ナノメートル(10〜40Å)で、板の厚さは、4〜10ナノメートルとされています。ただし、これは特許に書かれた一つの例で、すべての製品が、同じ方法とは限りません。
確認クイズ:包む接点にすると、なぜ抵抗が下がりますか?
答え:シリサイドが接する長さが増えるためです。
ここまでの流れ:接点をつくる手順
ここまでの内容を、手順にまとめます。特許に書かれた一つの例にもとづくもので、すべての製品が、同じ方法とは限りません。
- ソース・ドレインの下の、ゲルマニウムの層を、薬液で取り除き、ソース・ドレインを宙に浮かせる
- 全面に、チタンなどの金属の薄い膜をつける
- 熱を加えて、シリコンと反応させ、シリサイドを作る
- 反応しなかった金属を、薬液で取り除く
- バリアの膜(窒化チタン)をつける
- 接点の金属(タングステン、コバルト、ルテニウムなど)を埋める
つまり、「浮かせる」「金属をつける」「反応させる」「余分を取る」「埋める」という、5つの動作の組み合わせです。
現場の視点:薄い膜と熱の管理
この工程には、薄い膜をつける装置、熱をかける装置、不要な金属を取り除く薬液の工程など、いくつもの工程がつながっています。膜が数ナノメートルしかないため、厚さのばらつきや、反応の進み具合が、そのまま接触抵抗の違いにつながります。そのため、膜厚や抵抗の測定と、工程の管理が、とても重要です。こうした仕事は、半導体の「成膜」「熱処理」「検査・計測」の仕事につながります。
確認クイズ:この工程で、品質のカギになるものは何ですか?
答え:数ナノメートルの膜の厚さと、反応の進み具合の管理です。
接点の抵抗は、チップ全体で見ると、小さな差に見えるかもしれません。しかし、チップには、何十億個ものトランジスタが並ぶため、1つ1つの接点の差が、全体の速さと、消費電力に響きます。だからこそ、数ナノメートルの層の工夫が、先端の工程で、重要になっています。
ことばのおさらい
- 接点(コンタクト):金属の配線と、半導体のソース・ドレインが、はじめて出会う場所です。
- 寄生抵抗:トランジスタが本来ほしい働きとは別に、余計についてしまう抵抗です。
- シリサイド:金属とシリコンが反応してできる、電気を通しやすい化合物です。
- 接触抵抗率:接点の、単位面積あたりの抵抗の大きさです。
- アクセス抵抗:板の電気が、接点にたどり着くまでの道のりの抵抗です。
よくある誤解
Q. シリサイドは、配線の一部ですか?
いいえ。シリサイドは、配線そのものではなく、ソース・ドレインの表面にできる、数ナノメートルの薄い層です。金属の配線と、半導体のあいだの抵抗を、下げる役目をします。
Q. 前の記事のソース・ドレインの結晶と、シリサイドは同じものですか?
いいえ。ソース・ドレインの結晶は、板の端から「育てて」作ります。一方、シリサイドは、その結晶の表面に、金属の膜をつけて、熱で「反応させて」作ります。作り方も、役目も違います。
Q. 接点の抵抗は、材料を変えれば、解決しますか?
材料だけでは、解決しません。接点の面積に反比例するため、接する面積や、接点の形(包む接点など)も、同じくらい重要です。
まとめ
最後に、全体の流れを、専門用語つきの一枚にまとめます。数字や用語は、この記事の出典にある例で、すべての製品で同じとは限りません。

- 専門用語つきの全体の流れ
- 数字は出典にある例
- 説明用の図です
配線との最初の接点の抵抗は、いまのトランジスタで、性能のじゃまになる大きな要因です。
ソース・ドレインの表面に、金属を反応させて、数ナノメートルのシリサイドを作ると、接点の抵抗を下げられます。
GAAでは、いちばん下の板の抵抗が大きいため、ソース・ドレインを包む接点で、シリサイドの接する長さを増やす工夫が考えられています。
次の記事では、電源を、ウェハの裏側から届ける技術「裏面電源」を、説明します。
付記:この記事の根拠
| 記事の内容 | 主な根拠 |
|---|---|
| ソース・ドレインの接触抵抗は、14ナノメートル世代以降、支配的な寄生抵抗になった。接触抵抗は接触面積に反比例する。接触抵抗率は、金属と半導体のエネルギーバンドの不連続で上がる。ニッケルのシリサイドは拡散の問題があり、チタン系が候補。ALDのチタン系接点で 2×10⁻⁹ Ω·cm² | S03 imec |
| シリサイドとソース・ドレインの界面の抵抗は、外部の寄生抵抗の大きな要因になりうる。ソース・ドレイン全体を包むと、接触抵抗を下げられる。シリサイドはシート抵抗が低い。ドーパントが界面に集まり、接触抵抗を下げる。チタン膜30〜80Å、窒化チタン10〜40Å、板の厚さ4〜10nm | S02 IBM特許 US10361277B2 |
| いちばん下の板は、ソース・ドレインの結晶を全部通り抜けるため、アクセス抵抗が高い。包む接点で下げうる。チタンなどの金属を付けて熱で反応させ、シリサイド(1〜5nm)を作る。ゲルマニウム層を取り除き、ソース・ドレインを浮かせる | S01 IBM特許 US11302813B2 |
| 電気の流れる順番、抵抗の意味、電圧降下=電流×抵抗、金属と半導体の性質の説明 | 一般的な電気と半導体の知識による説明(特定の資料の記述ではありません) |
| 「電気を通しやすい層が橋渡しをする」「面積が半分なら抵抗は2倍、10nm角・2×10⁻⁹ Ω·cm²なら約2kΩ(簡単な計算)」「トランジスタの数が多いので、1つ1つの差が全体に響く」 | 上の資料からの説明・近似(資料がそのまま述べたものではありません) |
参考にした公式情報
- IBM特許 US11302813B2「Wrap around contact for nanosheet source drain epitaxy」
- IBM特許 US10361277B2「Low resistivity wrap-around contacts」
- imec Magazine「Solving the contact resistance challenge for 7nm and beyond CMOS」(2019年4月)
質問・訂正フォーム
この記事の内容に誤りや、分かりにくい点があれば、下のフォームからお知らせください。確認して、記事を直します。
