裏面電源を作るとき、半導体の製造では、ウェハを別のウェハに貼り合わせて、裏側からシリコンを削る、という工程が入ります。ウェハは、せっかく作ったものです。それを、なぜ、わざわざ削るのでしょうか。
答えは、電源を裏側から届けるために、ウェハの表と裏を、つなぐ必要があるからです。この記事では、貼り合わせ、薄くする工程、ナノTSVという細い穴、そして位置合わせの難しさを、半導体の仕事を目指す方に向けて、順に説明します。
この記事の全体像（予備知識ゼロでも大丈夫）
チップは、ウェハという円盤の「表側」に作られます。いまは、トランジスタを動かす電気を運ぶ線（電源）も、0と1の情報を運ぶ線（信号）も、同じ表側に詰め込まれています。そこで、電源の線だけを「裏側」に移す方法が考えられました。
ただし、トランジスタは表側にあります。裏側から電気を届けるには、ウェハを貫く細い穴が必要です。その穴をあけるために、ウェハを別のウェハに貼り合わせ、裏側から削ります。この記事の全体像は、「貼る」「削る」「穴をあける」「位置を合わせてつなぐ」の4つの動作です。
電源を裏側に移す「理由」は、以前の記事（裏面電源とは）で説明しました。この記事は、その続きとして、裏側から電源を届けるための「作り方」を扱います。出典は、記事の最後にまとめています。
この記事でわかること
- この記事の目的：裏面電源を作るために、ウェハを貼って、削る理由と、その難しさをつかむこと
- 前半：なぜ電源を裏側に移すのか（おさらい）、表と裏をつなぐ仕組み
- 後半：貼り合わせ、薄化、ナノTSV、位置合わせの工程と、効果
- 電源は裏側から届ける
- ナノTSVが表と裏をつなぐ
- トランジスタの下の電源レールへ
博士、裏面電源を作るのに、どうしてウェハを裏から削るんですか？
電源を裏側から届けるには、ウェハの表と裏を、つなぐ必要があるからじゃ。
どうやってつなぐんですか？
薄くしたウェハに、ナノTSVという細い穴をあけるんじゃよ。順に見ていこう。
まず基本：チップの中の、電気の通り道
チップは、シリコンの円盤（ウェハ）の「表側」に、トランジスタを作り、その上に、配線の層を、何層も重ねて作ります。配線には、2種類あります。
- 電源の配線：トランジスタを動かすための電気を、届ける線です。
- 信号の配線：0と1の情報を、運ぶ線です。
いまのチップでは、この2種類が、ウェハの表側（トランジスタの上）の配線の層に、一緒に入っています。
配線には、わずかですが、抵抗（電気の流れにくさ）があります。電流が流れると、その抵抗の分だけ、電圧（電気を押し出す力）が下がります。これを「IRドロップ（電圧降下）」といい、電圧降下は、電流に抵抗をかけた値になります。遠くのトランジスタまで細い配線で電気を運ぶと、電圧が下がり、トランジスタが、本来の速さで動けなくなります。
そこで考え出されたのが、電源の配線だけを、ウェハの「裏側」に移す方法です。ただし、トランジスタは表側にあるので、裏側から電気を届けるには、ウェハを貫いて、表と裏をつなぐ必要があります。この「つなぎ方」と「そのための加工」が、この記事のテーマです。
おさらい：なぜ、電源を裏側に移すのか
いまのチップでは、電源の配線と、信号の配線が、ウェハの表側の、同じ配線の層の中で、場所を取り合っています。imecは、電源の配線が、配線に使える資源の、少なくとも20％を使う、と説明しています。Intelも、電源線と信号線が、同じ資源を取り合ってきた、と述べています。
そこで、電源のネットワークを、信号のネットワークから切り離し、ウェハの裏側から届ける、という考え方が出てきました。電源を裏側に移すと、表側の配線の混雑が減り、太くて抵抗の小さい線で、電気を届けられます。
確認クイズ：電源を裏側に移すと、表側の配線はどうなりますか？
答え：電源の配線と場所を取り合わなくなるので、混雑が減ります。
表と裏を、どうやってつなぐのか
電源を裏側から届けるには、ウェハの裏側と、トランジスタのある表側を、つなぐ必要があります。ここで登場するのが、2つの部品です。
1つ目は、「埋め込み電源レール」（BPR）です。これは、トランジスタの下に埋めた、金属の線で、トランジスタに電気を配る役目をします。2つ目は、「ナノTSV」（nTSV）です。これは、薄くしたウェハの裏側に、縦にあける、細くて深い穴（ビア）に、金属を入れたものです。裏側から、この穴を通って、埋め込み電源レールに、電気が届きます。
確認クイズ：ナノTSVは、何をつなぎますか？
答え：ウェハの裏側と、トランジスタの下にある、埋め込み電源レールです。
工程1：ウェハを、別のウェハに貼り合わせる
ナノTSVをあけるには、まず、ウェハの裏側を、薄くしなければなりません。そこで、ウェハを、別のウェハ（キャリアウェハ）に貼り合わせて、薄くしたウェハの支えにします。
imecの例では、絶縁膜（SiCN）どうしを、室温で貼り合わせる、「融着接合」という方法が使われています。絶縁膜の表面どうしを、直接くっつける方法です。
- 別のウェハに貼り合わせる
- 薄くしたウェハを支える
- 絶縁膜どうしを室温で貼る
確認クイズ：ウェハを別のウェハに貼り合わせるのは、なぜですか？
答え：薄くしたウェハを、支えるためです。
工程2：裏側から、極端に薄く削る
貼り合わせたあと、ウェハの裏側から、シリコンを削ります。ナノTSVを表に出すには、シリコンを、数百ナノメートルまで、極端に薄くする必要があります。さらに、削った厚さのばらつき（TTV）を、40ナノメートル未満にすることが、目標とされています。
- 裏側から薄く削る
- 数百nmのシリコンが残る
- 厚さのばらつきは40nm未満が目標
確認クイズ：裏側のシリコンは、どのくらいまで薄くしますか？
答え：数百ナノメートルです。
数字で考えてみよう：10ナノメートルのずれは、どれくらい小さい？
ナノTSVは、200ナノメートルという狭いピッチ（間隔）で、並べられました。位置のずれの目標は、10ナノメートル未満です。10 ÷ 200 ＝ 0.05、つまり、ピッチの5％以下の誤差で、合わせることになります。
また、仮に、残すシリコンの厚さが300ナノメートルだとします。ばらつきを40ナノメートル未満にするなら、厚さの約13％（40 ÷ 300）以内に、そろえることになります。これらは、資料の目標値を使った、簡単な計算です。それでも、とても細かい加工であることがわかります。
確認クイズ：200ナノメートルのピッチで、10ナノメートルのずれは、何％ですか？
答え：5％です（10 ÷ 200）。
工程3：ナノTSVを、あける
薄くなったウェハの裏側から、細くて深い穴をあけ、金属を入れて、ナノTSVを作ります。imecの試作では、深さは約320ナノメートル、ピッチは200ナノメートルでした。この配置は、標準セル（回路の基本単位）の面積を、使いません。
- 細くて深い穴をあける
- 金属を入れる
- 表と裏をつなぐ
貼り合わせ、薄化、ナノTSVの加工をしても、FinFETの性能は、劣化しなかった、と報告されています。
確認クイズ：ナノTSVは、標準セルの面積を使いますか？
答え：使いません（imecの試作）。
いちばんの難所：位置合わせ
ナノTSVは、埋め込み電源レールに、ぴったり着地しなければなりません。imecは、ナノTSVの露光の位置ずれを、埋め込み電源レールに対して、10ナノメートル未満にできる、と説明しています。
ナノTSVは、薄くしたウェハの裏側から加工しますが、着地先の電源レールは、表側のトランジスタの下にあります。裏側から、反対側にある線に、とても小さな穴を、ぴったり合わせるのですから、位置合わせは、この工程の大きな難所です。
- 裏側の穴を
- 表側の電源レールに合わせる
- 誤差10nm未満が目標
確認クイズ：位置合わせは、何に対して行いますか？
答え：トランジスタの下に埋めた、電源レールに対してです。
その結果：どんな効果があったのか
imecのシミュレーションでは、埋め込み電源レールを使い、裏側から電気を届けると、電圧の落ち込み（IRドロップ）が、7分の1になる、という結果が示されています（Armのプロセッサの例）。
Intelの試作チップ（PowerVia）では、標準セルの利用率が90％を超え、電圧の落ち込みが30％以上改善し、動作周波数が6％向上した、と発表されています。Intelは、この技術を、トランジスタの開発から切り離して進め、熱の問題を避ける対策も行った、と述べています。
確認クイズ：Intelの試作チップで、電圧の落ち込みは、どれくらい改善しましたか？
答え：30％以上です。
ここまでの流れ：裏面電源を作る手順
ここまでの内容を、順番にまとめます。imecの試作の流れにもとづくもので、すべての製品が、同じ手順とは限りません。
- 表側に、トランジスタと、その下の埋め込み電源レールを作る
- ウェハを、別のウェハ（キャリアウェハ）に貼り合わせる
- 裏側から、シリコンを数百ナノメートルまで削る
- 裏側から、ナノTSVの穴をあけ、埋め込み電源レールに合わせて金属を入れる
- ナノTSVを通して、裏側から電源を届ける
つまり、「作る」「貼る」「削る」「あける」「つなぐ」の、5つの動作です。
現場の視点：貼る・削る・合わせる
裏面電源の製造は、ウェハの貼り合わせ、極端な薄化、ナノTSVの加工、位置合わせの測定が、つながった工程です。どの工程も、数ナノメートルから数十ナノメートルの精度が求められるため、接合、研磨やエッチング、検査・計測と、さまざまな分野の技術者が関わります。
確認クイズ：裏面電源の製造に、必要な工程を、1つ答えてください。
答え：ウェハの貼り合わせ、薄化、ナノTSVの加工、位置合わせのどれでも正解です。
1つ1つの工程は、トランジスタの数に比べれば、わずかな手間に見えるかもしれません。しかし、この精密な加工があるからこそ、電源を裏側から届けるという、新しい配線の形が、実現しています。
ことばのおさらい
- 裏面電源：電源の配線を、ウェハの裏側に移す技術です。
- 埋め込み電源レール（BPR）：トランジスタの下に埋めた、金属の電源の線です。
- ナノTSV（nTSV）：薄くしたウェハの裏側にあける、表と裏をつなぐ、細くて深いビアです。
- 融着接合：接着剤を使わずに、絶縁膜どうしを直接貼り合わせる方法です。
- TTV：ウェハの厚さのばらつきです。
よくある誤解
Q. 裏面電源は、ウェハを裏返して作るのですか？
トランジスタは、これまでどおり、表側に作ります。そのあと、ウェハを別のウェハに貼り合わせて、裏側を薄く削り、そこから電源を届けます。
Q. ウェハを薄く削ると、チップの性能が落ちませんか？
imecの試作では、貼り合わせ、薄化、ナノTSVの加工をしても、FinFETの性能は、劣化しなかったと報告されています。ただし、これは一つの試作の結果で、すべての製品で同じとは限りません。
Q. 電源の配線を裏に移すだけで、そんなに変わるのですか？
配線の混雑が減り、太くて抵抗の小さい線を使えるので、電圧の落ち込みが減ります。ただし、効果の大きさは、設計や条件によって変わります。
まとめ
最後に、全体の流れを、専門用語と数字つきの一枚にまとめます。数字は、imecの試作や目標値で、すべての製品で同じとは限りません。
電源を裏側から届けるには、ウェハの表と裏を、ナノTSVでつなぐ必要があります。
そのために、ウェハを別のウェハに貼り合わせ、裏側を数百ナノメートルまで削り、細い穴をあけます。
埋め込み電源レールに着地させる位置合わせは、10ナノメートル未満が目標で、いちばんの難所です。
次の記事では、できあがった回路を、どう確かめるのかを、説明します。
付記：この記事の根拠
| 記事の内容 | 主な根拠 |
|---|---|
| 電源配線は信号配線と場所を取り合い、配線資源の少なくとも20％を使う。電源網を信号網から切り離し、太くて抵抗の小さい線で届ける | S01 imec |
| BPRはトランジスタの下に埋めた金属線。nTSVは薄くしたウェハ裏側のアスペクト比の高いビア。SiCN同士の融着接合を室温で。数百nmまで薄化。TTV 40nm未満の目標。位置ずれ10nm未満。IRドロップ約7倍低減（Armのシミュレーション） | S01 |
| キャリアウェハへの貼り合わせ、裏側の薄化、約320nm深さのnTSV、200nmピッチ、標準セルの面積を使わない。FinFETの性能は劣化しなかった | S02 imecプレスリリース |
| 電源配線をウェハの裏側に移す。試作チップで利用率90％超、電圧降下30％超の改善、周波数6％向上。開発をトランジスタから切り離し、熱対策を行った | S03 Intelプレスリリース |
| チップの断面の構造、電源配線と信号配線の違い、IRドロップ＝電流×抵抗の説明 | 一般的な電気と半導体の知識による説明（特定の資料の記述ではありません） |
| 「ウェハを貼って支える」「ピッチの5％以下の誤差（10÷200）」「厚さ300nmなら約13％（40÷300、仮定）」「貼る・削る・合わせる精密な加工」「さまざまな分野の技術者が関わる」 | 上の資料からの説明・簡単な計算（資料がそのまま述べたものではありません） |
参考にした公式情報
- imec「Backside power delivery」
- imecプレスリリース「Imec demonstrates backside power delivery with buried power rails for back- and frontside routing」
- Intelプレスリリース「PowerVia Test Shows Industry-Leading Performance」
質問・訂正フォーム
この記事の内容に誤りや、分かりにくい点があれば、下のフォームからお知らせください。確認して、記事を直します。
