半導体製造工程 半導体製造装置のOリング・真空シールの仕組み｜材質（FFKMなど）の選び方とリーク対策
半導体製造装置のOリングが真空を密封する仕組みを、溝・つぶし代・材質・劣化から解説。実リーク、仮想リーク、透過、放出ガスを区別し、圧力履歴やHe検査による切り分け、交換後の復旧確認までつなげます。
半導体製造工程
半導体製造工程 
半導体製造工程 半導体装置のセンサとインターロックとは？「危ない」を判断して止める仕組み
半導体装置のセンサーとインターロックを、実際の状態から信号、I/O、制御判断、停止動作までつなげて解説。警報が出たときに設備・センサー・配線・制御・機械位置をどう切り分けるかを学びます。
半導体製造工程 静電チャック（ESC）とは？ウェハが吸着する理由と温度制御
body.postid-1200 .mp1-section{margin:2em 0;max-width:100%;box-sizing:border-box}body.postid-1200 .mp1-card{margin:1.5em ...
半導体製造工程 半導体テストとは？ウェハテストから最終テストまで良品・不良品を判定する仕組み
半導体はどうやって良品・不良品を判定するのか。ウェハテスト、プローブカード、ATE、最終テスト、DFT、Binningまでを初心者向けに解説します。
半導体製造工程 歩留まりとは何か？半導体製造の良品率・不良・改善を初心者向けに解説
歩留まりとは、半導体製造で作ったチップのうち実際に使える良品の割合です。不良が増える原因、歩留まり改善、検査・品質・プロセスエンジニアの仕事とのつながりを初心者向けに解説します。
前工程 FEOL CMPとは何か ― なぜ半導体は何度も表面を平らにするのか
CMPとは、ウェハ上の膜や配線を化学作用と機械的な研磨で平坦化する工程です。パッド・スラリー・圧力の役割、成膜・洗浄・計測との関係、削りすぎや傷、装置・材料企業と仕事を実物写真とともに解説します。
ウェハ・材料 成膜とは何か？ウェハの上に薄い膜を作る半導体製造の積み上げ工程をやさしく解説
成膜とは、ウェハの上に絶縁膜・金属膜・保護膜などの薄い層を作る工程です。CVD、PVD、ALDの違いと、リソグラフィやエッチングとのつながりを初心者向けに解説します。
前工程 FEOL エッチングとは何か？リソグラフィの模様に沿って膜を削る半導体製造工程をやさしく解説
エッチングとは、リソグラフィで作ったレジストパターンを目印にして、露出している膜だけを取り除く工程です。選択性、異方性、均一性を軸に、半導体製造でなぜエッチングが重要なのかを初心者向けに解説します。
MOL・BEOL Backside Power Deliveryとは？電源配線をチップの裏側へ移す理由
Backside Power Deliveryとは何か。先端チップで電源配線を裏側へ分ける理由を、frontsideの配線混雑、IR drop、backside via、ウェハ薄化と量産の難所から初心者向けに解説します。
半導体の基礎 半導体の2nmとは何を意味するのか？数字の正体と微細化の歴史
半導体の2nmは特定の部位が2nmという意味ではありません。ノード名と実寸法の違い、PlanarからFinFET・GAAへ進んだ理由、EUV・配線・歩留まり・コストまでを初心者向けに整理します。