今回のテーマは、
「パッケージには、どんな形があり、新しい組み立てでは何が変わるのか」
答え：端子の数が増えるにつれて、足をふちに並べる形（QFP）から、底面にボールを並べる形（BGA）へ広がりました。さらに、小さなチップを1つにまとめる、チップレットや、横に並べる2.5D、縦に積む3Dという考え方が出てきました。
この記事でわかること
- ① 形の移り変わり
- ② QFP
- ③ BGA
- ④ チップレット
- ⑤ 2.5Dと3D
※各節の「くわしく見る」は、計算で確かめたい人向けです。
① パッケージの形は、端子の数に合わせて変わってきた
大事なポイント：チップの端子が増えるにつれ、パッケージは、端子を「ふち」に並べる形から「面」に並べる形へ変わってきました。
第1〜3講で、パッケージは、チップを守り、つなぎ、熱を逃がすものだと学びました。形は1種類ではなく、チップの端子の数や用途に合わせて、いくつもの種類があります。参考にした資料にもとづいて、移り変わりをたどってみます。
- DIP（デュアルインラインパッケージ）：長方形の2辺に足が出た形で、基板の穴に差し込みます。初期のパッケージで、最初はセラミック、のちにプラスチックが使われました。
- SOIC：基板の表面にはんだ付けする小型の形で、同じ数の端子をもつDIPと比べて、面積が30〜50%ほど小さくなります。基板の表面にはんだ付けすることを、表面実装といいます。
- PGA：底面にピンが並ぶ形で、DIPでは端子の数が足りなくなったときに登場しました。
- QFP、TSOP：端子の数が多い部品の主力として、1990年代後半に最も多く使われました。
- BGA：底面にはんだのボールが並ぶ形です。樹脂のBGAが、最もよく使われる方法の1つになりました。
この移り変わりの理由は、1つです。チップの回路が増えると、外へ出す端子も増えます。ふちに並べるだけでは足りなくなり、面に並べる形が増えました。パッケージの形は、端子の数をどう増やすかの工夫の歴史でもあります第3講で学んだフリップチップも、チップの面でつなぐ方法でした。
確認クイズ：チップの端子が増えると、パッケージの形はどう変わってきましたか？
答え：端子を、ふちに並べる形から、面（底面）に並べる形へ変わってきました。
② QFP：四方に足が出る、定番の形
大事なポイント：QFPは、パッケージの4辺に、カモメの翼のような形の足（リード）が出ています。
QFP（クアッドフラットパッケージ）は、4辺すべてに、「ガルウィング」（カモメの翼）の形に曲がったリードが出た、表面実装のパッケージです。リードは基板の表面にはんだ付けされます。参考にした資料によると、よくある種類で、32〜304本のリードがあり、リードの間隔（ピッチ）は0.4〜1.0mmです。薄い種類（LQFP、TQFP）や、熱を逃がす金属板が下に出た種類もあります。
一方で、QFPには限界があります。端子はふちにしか置けないため、本数を増やすには、リードの間隔を狭くするしかありません。すると、隣のリードとはんだがくっついてしまう（はんだブリッジ）おそれが増え、基板へのはんだ付けにも、より細かな位置合わせが要ります。資料でも、この限界を避けるために、PGAやBGAが使われると書かれています。QFPは、端子の数を増やすほど、はんだ付けがむずかしくなる形です
確認クイズ：QFPで、端子の本数を増やすために、リードの間隔を狭くすると、どんな問題が起きやすくなりますか？
答え：隣のリードとはんだがくっつく「はんだブリッジ」が起きやすくなります。
くわしく見る：QFPに並べられるリードの数（考え方の例）
1辺14mmの範囲に、リードを0.5mm間隔で並べるとします（仮の値で、角の余白は考えません）。1辺に並べられる本数は、およそ、
14 ÷ 0.5 ＝ 28本
4辺では 28 × 4 ＝ 112本です。もっと多くしたいとき、間隔を0.4mmにすると、1辺は 14 ÷ 0.4 ＝ 35本、4辺で140本です。ただし、間隔を狭くするほどはんだブリッジが起きやすくなります。
③ BGA：底面いっぱいに、はんだのボールを並べる
大事なポイント：BGAは、底面全体にはんだのボールを並べ、ふちだけの形より多くの端子をつくれます。
BGA（ボールグリッドアレイ）は、パッケージの下の面に、パッドを格子状に並べ、そこにはんだのボールをつけた形です。ピン（足）のかわりに、ボールが出ています。参考にした資料によると、次のように使います。基板の上にパッケージを載せ、炉の中で熱すると、はんだのボールがとけ、表面張力で、パッケージが正しい位置に整います。そして、冷えて固まります。
ふちだけに頼らず、面全体を使えるので、端子の数を大きく増やせます。資料によると、利点は次のとおりです。
- 端子の数：本数が、ふちの長さに縛られません。隣のはんだがくっつく危険も、QFPほど高くなりません。
- 熱：基板へ熱が伝わりやすく、チップの熱が逃げやすくなります。
- 電気：基板への接続がとても短いので、インダクタンスが小さく、速い信号に向きます。
一方、弱点もあります。はんだのボールは、リードのようには曲がらないので、温度変化や振動でひび割れることがあります。また、はんだ付けしたあとの接合部は、パッケージの下に隠れて、外から見えません。そのため、X線などで調べる必要があります。BGAは、端子を増やせる代わりに、接合部が見えにくく、ひびにも気をつける形です
確認クイズ：BGAのはんだ付けのあと、接合部を調べるためにX線などが使われるのは、なぜですか？
答え：接合部がパッケージの下に隠れていて、外から見えないためです。
くわしく見る：QFPとBGAの端子の数を比べる（仮の例）
どちらも、20mm角の大きさで考えます。QFPは、リードの間隔が0.5mmなら、1辺に 20 ÷ 0.5 ＝ 40本、4辺で160本です。
BGAは、ボールの間隔が1.0mmで、20 × 20の格子なら、400個並べられます。中央の10 × 10を、配線しやすいようにあけたとすれば、
400 − 100 ＝ 300個
です。間隔が2倍ゆったりしているのに、端子は約2倍近く（300 ÷ 160 ≒ 1.9）になります。値は考え方の例です。資料にも、最も内側をあけて、配線しやすくするBGAが多い、と書かれています。
④ チップレット：大きなチップを、小さなチップに分ける
大事なポイント：1個の大きなチップを、機能ごとに小さなチップ（チップレット）に分けて、1つのパッケージに載せる考え方です。
ここから、新しい組み立ての考え方に入ります。チップレットとは、大きなチップの機能の一部を受けもつ、小さなチップのことです。参考にした資料によると、複数のチップレットを、中継の板（インターポーザ）の上に載せ、1つのパッケージにして、1つの部品として使います。1個の大きなチップでつくる方法（SoCとよばれます）の、別の選び方です。
なぜ、分けるのでしょうか。資料には、理由が挙がっています。
- 歩留まりと費用：小さなチップのほうが、歩留まりがよくなりやすい。また、チップレットは、組み立てる前に試験できるので、良品だけを使えます。
- 工程を使い分けられる：演算の部分は新しい工程で、入出力の部分は古くて安い工程で、のように、部分ごとに別の工程や材料でつくれます。
- 使い回し：同じチップレットを、いくつもの製品で使えます。
図のように、欠陥が1つ入ったときを考えます。1個の大きなチップなら、全体が不良です。4個に分けてあれば、不良なのは1個だけで、残りの3個は使えます。ただし、デメリットもあります。小さなチップを近づけて詰めるので、熱が集まりやすく、熱の逃がし方が設計の大きな課題になります。チップレットは、チップを分けて、あとで組み合わせる発想です
確認クイズ：チップレットで、良品だけを組み合わせて使えるのは、なぜですか？
答え：組み立てる前に、チップレットごとに試験できるからです。
くわしく見る：分けると、なぜ歩留まりがよくなるのか（単純な式の例）
欠陥が、ウェハのうえにでたらめに落ちると考えます。欠陥の密度を、1cm²あたり0.1個（仮の値）とすると、面積Aのチップの歩留まりは、おおよそ e−A×D（D＝0.1）になります（単純なモデルです）。
面積4cm²の大きなチップは、e−0.4 ≒ 0.67、つまり約67%です。これを面積1cm²の4個に分けると、1個あたりの歩留まりは e−0.1 ≒ 0.90、約90%です。
捨てる面積の割合は、1個では約33%、分けると約10%です。分けたチップレットは、良品だけを選んで組み合わせられます。ただし、組み立てる工程でも不良が出るので、実際の差は、ここまで単純ではありません。▶ 2級でくわしく
⑤ 2.5Dと3D：横に並べるか、縦に積むか
大事なポイント：複数のチップを、インターポーザの上に横に並べる形を2.5D、縦に積む形を3Dといいます。
チップレットのような複数のチップは、どう組み合わせるのでしょうか。主な形は2つです。
- 2.5D：チップを、インターポーザの上に、横に並べます。インターポーザは、チップどうしをつなぐ、シリコンの小さな基板のようなものです。資料には、2Dと3Dの長所を合わせた形、と書かれています。
- 3D：チップを、縦に積み重ねます。縦にするので、配線が短くなります。
積み重ねたチップは、TSV（シリコン貫通ビア）でつなぎます。TSVは、チップを上下に貫く、縦の配線です。TSVは、トランジスタ1個に比べると大きいので、チップの面積を使います。積み方には、チップどうしを貼り合わせる方法、チップをウェハに貼る方法、ウェハどうしを貼る方法があります。ウェハどうしを貼る方法は、1層でも不良があると、積んだもの全体が不良になることがあります。
3Dの利点は、小さい面積に多くの機能が入ること、配線が短く、電力が減ること、縦に多くの配線を通せることです。一方、積み重ねた内側のチップは、熱が逃げにくく、材料の違いによる力（応力）も生じます。2.5Dも3Dも、第1講で学んだ熱の問題が、いっそう大きくなります。くわしい作り方、チップ間をつなぐ決まりごとは、2級で学びます。▶ 2級でくわしく2.5Dは横に並べ、3Dは縦に積みます。どちらも、熱の逃がし方が課題です
確認クイズ：チップを上下に貫いて、積み重ねたチップをつなぐ縦の配線を、何といいますか？
答え：TSV（シリコン貫通ビア）です。
この講のまとめ
パッケージの形は、端子の数が増えるにつれて、ふちに並べる形（QFP）から面に並べる形（BGA）へ移ってきました。
BGAは端子を増やせますが、接合部が見えにくく、ひびにも気をつけます。
チップレットは、チップを小さく分けて1つにまとめる方法で、2.5Dは横に、3Dは縦に組み合わせます。
次の第5講では、組み立てが終わった部品を、最後の試験と、長く使えるかの試験で確かめる方法を学びます。
ことばのおさらい
- QFP：パッケージの4辺に、カモメの翼の形のリードが出た、表面実装の形です。
- BGA：底面に、はんだのボールが格子状に並んだ形です。
- 表面実装：基板の表面に、部品をはんだ付けする方法です。
- チップレット：大きなチップの機能の一部を受けもつ、小さなチップです。
- インターポーザ：チップの下に置く、チップどうしをつなぐための中継の板です。
- TSV：チップを上下に貫く、縦の配線（シリコン貫通ビア）です。
よくある誤解
Q. BGAは、QFPより必ずよい形ですか？
いいえ。BGAは端子を増やせますが、接合部が見えにくく、ひびにも気をつけます。端子が少ない部品では、QFPのほうが扱いやすいこともあります。
Q. 3Dに積めば、どんなチップでも性能が上がりますか？
いいえ。積むと、内側の熱が逃げにくくなり、材料の違いによる力も生じます。熱の設計が、大きな課題です。
参考にした公式情報
- Wikipedia「Integrated circuit packaging」（DIP・PGA・QFP・BGAなどの移り変わり）
- Wikipedia「Quad flat package」（QFPの構造、リード数、ピッチ、限界）
- Wikipedia「Ball grid array」（BGAの構造、利点と弱点、検査）
- Wikipedia「Chiplet」（チップレットの定義と理由）
- Wikipedia「Three-dimensional integrated circuit」（3D ICの定義、TSV、積み方、熱の課題（前半のみ読んだ））
- 研究機関（Fraunhofer IPMS）のページ（2.5Dと3Dの説明、インターポーザ、TSV）
リードの間隔0.5mm、BGAの格子20×20、欠陥密度0.1個/cm²、面積4cm²と1cm²などの数値は、理解のために置いた仮の値です。歩留まりの式（e^(−A×D)）、DIPの差し込み方、QFPのはんだブリッジの起こりやすさ、チップレットの詳しい比較は、一般的な知識にもとづく説明です。図は、記事用に描いた簡易の図です。
